• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種渠溝充填方法被提出，其包括：在形成有渠溝的一半導體基板上形成一氧化矽襯墊，渠溝包括具有一第一最小隔離寬度的窄寬度部，以及具有一第二最小隔離寬度的寬寬度部，第二最小隔離寬度比該第一最小隔離寬度寬；在氧化矽襯墊上形成一氧化障壁膜；在氧化障壁膜上形成一矽襯墊；以一第一充填材料充填渠溝的窄寬度部；以一第二充填材料充填渠溝的寬寬度部；以及氧化該矽襯墊。
    公开号:TW201322367A
    申请号:TW101130280
    申请日:2012-08-21
    公开日:2013-06-01
    发明作者:Masahisa Watanabe
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    渠溝之充填方法及半導體積體電路裝置之製造方法
    本公開關於一種渠溝充填方法，以及一種半導體積體電路裝置的製造方法。
    半導體積體電路(Integrated Circuit，IC)裝置包括一細渠溝結構。細渠溝結構的典型例子是淺渠溝隔離(Shallow Trench Isolation，STI)結構。淺渠溝隔離結構是一種裝置隔離區，其將半導體裝置的作用區彼此隔離。淺渠溝隔離結構係由在矽基板中形成細渠溝，並以介電材料充填細渠溝而形成。
    旋塗式介電(Spin-On Dielectric，SOD)材料是已知的作為充填細渠溝的介電材料的一個例子。尤其，注意力都集中在一種含有全氫聚矽氮烷(PHPS，perhydropolysilazane：SiH2NH)作為主要成分的無機聚合物。例如，當在水汽中燒結時，PHPS可轉變成氧化矽(SiO2)。其反應式如下所示：SiH2NH+2H2O → SiO2+NH3+2H2
    然而，隨著半導體裝置的高集積化的改善，裝置隔離區中所形成的渠溝寬度變得更小，這導致高的縱橫比。在具有高縱橫比的細渠溝中，難以轉變旋塗式介電膜或使用旋塗式介電製程(或旋塗製程)來充填渠溝，從而造成絕緣性的劣化。
    為了解決此問題，一種已知的技術為使用一選擇性磊晶成長製程在半導體基板上形成一矽層，而此矽層係暴露於與裝置隔離區對應之渠溝底部，以減緩渠溝的縱橫比。以這種方式，此技術增進了旋塗式介電膜的轉變，且使渠溝可被旋塗式介電製程充填，避免了裝置隔離區絕緣性的劣化，即使渠溝微細且具有高縱橫比亦然。
    然而，上述技術在渠溝內形成旋塗式介電膜。因此，隨著半導體裝置的高集積度進一步提高，且渠溝的縱橫比變高，將導致旋塗式介電膜的不良轉變的復發，以及難以用旋塗式介電製程來充填渠溝。再者，如此可能會造成裝置隔離區之絕緣性質惡化的問題。
    本公開提供了一種渠溝充填方法的幾個實施例，以及一種採用此渠溝充填方法製造半導體積體電路裝置的方法，即使當裝置的高集積度增加，且渠溝的縱橫比變高的情況下，其可防止裝置隔離區域的絕緣性劣化。
    根據本公開的一個實施例，提出一種渠溝充填方法，其包括：在形成有渠溝的一半導體基板上形成一氧化矽襯墊，渠溝包括具有一第一最小隔離寬度的窄寬度部，以及具有一第二最小隔離寬度的寬寬度部，第二最小隔離寬度比該第一最小隔離寬度寬；在氧化矽襯墊上形成一氧化障壁膜；在氧化障壁膜上形成一矽襯墊；以一第一充填材料充填渠溝的窄寬度部；以一第二充填材料充填渠溝的寬寬度部；以及氧化該矽襯墊。
    根據本公開內容的另一實施例，提出一種渠溝充填方法，其包括：在一半導體基板中形成渠溝，渠溝包括在一記憶單元區中具有一第一最小隔離寬度的窄寬度部，以及在一週邊電路區中具有一第二最小隔離寬度的寬寬度部，第二最小隔離寬度比該第一最小隔離寬度寬；在形成有渠溝的半導體基板上形成一氧化矽襯墊；在氧化矽襯墊上形成一氧化障壁膜；在該化障壁膜上形成一矽襯墊；以一第一充填材料充填記憶單元區中的渠溝；以一第二充填材料充填週邊電路區中的渠溝；以及氧化該矽襯墊。
    根據本公開內容的另一實施例，提出一種渠溝充填方法，其包括：在形成有渠溝的一半導體基板上形成一氧化矽襯墊，渠溝包括具有一第一最小隔離寬度的窄寬度部，以及具有一第二最小隔離寬度的寬寬度部，第二最小隔離寬度比第一最小隔離寬度寬；在氧化矽襯墊上形成一氧化障壁膜；在氧化障壁膜上形成一第一充填材料；在第一充填材料上形成一矽襯墊；以一第二充填材料充填渠溝的寬寬度部；以及氧化該矽襯墊以充填溝渠的窄寬度部。
    根據本公開內容的另一實施例，提出一種製造半導體積體電路(IC)裝置的方法，其包括：在一半導體基板上形成渠溝，渠溝包括在一記憶單元區中具有一第一最小隔離寬度的窄寬度部，以及在一周邊電路區中具有一第二最小隔離寬度的寬寬度部，第二最小隔離寬度比該第一最小隔離寬度寬；在形成有渠溝的半導體基板上形成一氧化矽襯墊；在氧化矽襯墊上形成一氧化障壁膜；在氧化障壁膜上形成一第一充填材料；在第一充填材料上形成一矽襯墊；以一第二充填材料充填週邊電路區中的渠溝；以及氧化該矽襯墊以充填記憶單元區中的溝渠。
    以下詳細說明各種實施例，其例子繪示在圖式中。在以下的詳細說明中，提供了許多具體的細節，以便充份理解本發明。但是，對熟悉該項技藝者而言，沒有這些具體細節的情況下也可以實施本發明是顯而易見的。在其他情況下，眾所周知的方法、程序、系統、和元件沒有被詳細描述，以免不必要地混淆各種實施例的各個方面。在圖式中，相同的標號表示相同的元件。 (第一實施例)
    圖1為一流程圖，顯示根據本公開的第一實施例的渠溝充填方法的程序的一個例子。圖2A到2J為截面圖，顯示在圖1所示的操作1至7中的基板狀態。 <操作1：形成渠溝>
    在第一實施例中，使用製造一半導體積體電路(Integrated Circuit，IC)裝置的方法的一個例子來說明程序。
    首先，如圖1中的操作1所示，一渠溝係形成於一半導體基板的主表面。在本實施例中，如圖2A所示，多個用於裝置隔離且具有窄寬度部2N和寬寬度部2W的渠溝2形成於一半導體基板，例如，矽基板1的主表面。各寬寬度部2W中的最小隔離寬度Dmin2W比各窄寬度部2N的最小隔離寬度Dmin2N寬。具有如上渠溝配置的半導體積體電路裝置可包括記憶單元被集積化的半導體記憶裝置(例如，DRAM，批次抹除型EEPROM等)，記憶體統合型半導體積體電路裝置(例如，記憶體統合型系統LSI等)，依此類推。圖3為一視圖，顯示一例示性的矽基板1的平面圖案，其中形成有具有窄寬度部2N和寬寬度部2W的渠溝2。
    如圖3所示，窄寬度部2N可位於形成記憶體單元的記憶單元區中。寬寬度部2W可位於外圍電路區中。在外圍電路區中，形成有一被配置為讀取和寫入記憶單元上的資料的電路、一被配置對寫入於記憶單元的資料以及欲從記憶單元被讀取的資料執行輸入/輸出操作的輸入/輸出(I/O)電路，或類似者。在矽基板1的主表面上被裝置隔離渠溝2劃分成高台形狀的區域可為，例如，裝置作用區3a與3b(有時統稱為「3」)，其稍後將被形成為電晶體的源極/汲極區。記憶單元具有微尺寸，且形成為多個，以確保大量的記憶容量。為此，記憶單元區中的裝置作用區3b係形成為小尺寸，使得渠溝2的最小隔離寬度Dmin2N變窄。在這方面，在外圍電路區的電晶體係考慮其驅動容量而設計。因此，在外圍電路區的電晶體與記憶單元區的相比，被形成的較大。因此，與記憶單元區中的裝置作用區3b相比，形成在外圍電路區中的裝置作用區3a較大，其導致渠溝2的最小隔離寬度Dmin2W比渠溝2的最小隔離寬度Dmin2N寬。 <操作2：形成氧化矽襯墊>
    接著，如圖1中的操作2所示，氧化矽襯墊形成於矽基板1上，其中渠溝2係形成於其主表面。
    在本實施例中，氧化矽襯墊可通過進行三個程序來形成，這將在後面進行說明，以抑制裝置作用區3的面積減少。
    首先，如圖2B所示，第一種晶層4係形成在矽基板1的主表面上。具體而言，矽基板1被加熱，且氨基矽烷系氣體流到加熱的矽基板1的表面，從而在矽基板1的主表面上形成第一種晶層4。
    例如，氨基矽烷系氣體可以是丁氨基矽烷(butylaminosilane(BAS))、二(第三丁氨基)矽烷(bistertiarybutylaminosilame(BTBAS))、二甲氨基矽烷(dimethylaminosilane(DMAS))、二(二甲氨基)矽烷(bisdimethylaminosilane(BDMAS))、三(二甲氨基)矽烷(tridimethylaminosilane(TDMAS))、二乙氨基矽烷(diethylaminosilane(DEAS))、二(二乙氨基)矽烷(bisdiethylaminosilane(BDEAS))、二丙氨基矽烷(dipropylaminosilane(DPAS))、以及二異丙基氨基矽烷(diisopropylaminosilane(DIPAS))。在本實施例中，使用DIPAS作為氨基矽烷系氣體。
    一個用於形成第一種晶層4的處理條件的例子如下：DIPAS流量：200 SCCM
    處理時間：1分鐘
    處理溫度：400℃
    處理壓力：133.3帕(1托)
    形成第一種晶層4是一種用於促進在矽基板1的表面吸收矽原料的製程。雖然在本實施例中第一種晶層4被描述為在矽基板1上形成，它在實際的情況下幾乎不形成。在一些實施例中，第一種晶層4的厚度可等於約一個單原子層的厚度。例如，第一種晶層4的厚度較佳地可落在0.1奈米至0.3奈米的範圍中。
    接著，如圖2C所示，一矽膜5形成於第一種晶層4上。具體而言，其上形成第一種晶層4的矽基板1被加熱，且矽原料氣體流至加熱的矽基板1的表面上，從而在第一種晶層4上形成矽膜5。
    矽原料氣體的一個例子，可為無氨基矽烷系氣體。無氨基矽烷系氣體的一個例子，可以是含有下列物質中的至少一種的氣體：甲矽烷(SiH4)、乙矽烷(Si2H6)、以SimH2m+2表示的氫化矽(其中，m為3以上的自然數)和以SinH2n表示的氫化矽(其中，n為3以上的自然數)。
    在本實施例中，乙矽烷(Si2H6)被用作為矽烷系氣體。這是因為比SiH4(甲矽烷)高階的矽烷，亦即乙矽烷(Si2H6)，適於形成薄膜。在第一種晶層4上使用乙矽烷(Si2H6)形成矽膜5會造成，例如，具有小於3奈米厚度的薄矽膜。
    一個用於形成矽膜5的處理條件的例子：乙矽烷流量：200 SCCM
    處理時間：12分鐘
    處理溫度：400℃
    處理壓力：133.3帕(1托)
    使用上述條件的乙矽烷流量、處理溫度、以及處理壓力，可以形成具有約2奈米的厚度的非晶矽膜5。
    此後，如圖2D所示，第一種晶層4和矽膜5被氧化，從而形成氧化矽襯墊6。
    基本上，可以使用各種氧化製程來氧化第一種晶層4與矽膜5。其中，自由基氧化製程可能是較佳的。自由基氧化製程提供了強大的氧化性。因此，此製程在，例如，約500℃的低溫下氧化矽膜5。另外，自由基氧化製程的氧化對平面方向的相關性較低。這有效地僅氧化矽膜5和其下的第一種晶層4。例如，矽膜5可以是非晶系的。使用在較高的溫度，例如大約700攝氏度，進行熱氧化的氧化製程來氧化非晶系的矽膜5促進了矽膜5的結晶，其可能導致一多晶矽膜。由於熱氧化對平面方向的相關性，在多晶矽膜5上執行熱氧化，會導致氧化矽襯墊6具有一非均勻的膜厚度和一非均勻的膜品質。從這樣的觀點出發，自由基氧化製程提供了進行低溫氧化的能力，以及其氧化對平面方向的相關性較低，其適合作為氧化矽膜5的氧化製程。
    如上所述，在本實施例中，進行了一系列的程序包括形成第一種晶層4、形成矽膜5、以及氧化第一種晶層4和矽膜5，從而避免了矽基板1的氧化。這防止了形成在矽基板1上的裝置作用區3的面積減少。 <操作3：形成氧化障壁膜>
    接著，如圖1中的操作3所示，形成一氧化障壁膜。氧化障壁膜是具有阻斷氧通過特性的薄膜。氧化障壁膜的具體例子，包括氮化矽膜(SiN)、氮氧化矽膜(SiON)和矽碳氮化物膜(SiCN)。
    作為形成氧化障壁膜的方法，有兩種方法可使用，即，氮化一氧化矽襯墊，或在氧化矽襯墊上形成氧化障壁膜。在本實施例中，以氮化氧化矽襯墊進行說明。
    具體而言，如圖2E所示，氧化矽襯墊6被氮化，從而將氧化矽襯墊6轉變成由氮氧化矽膜組成的氧化障壁膜7。
    雖然在本實施例中，氧化矽襯墊6被描述成全部氮化，本公開並不以此為限。例如，氧化矽襯墊6可部分被氮化。在這種情況下，如圖4A所示，含有氮氧化矽的氧化障壁膜7a形成於氧化矽襯墊6的表面部份。
    另一方面，當作為氧化障壁膜的材料沉積在氧化矽襯墊6上時，如圖4B所示，一氧化障壁膜7b形成在氧化矽襯墊6上。 <操作4：形成矽襯墊>
    此後，如在圖1中的操作4所示，矽襯墊9形成於氧化障壁膜7上。在本實施例中，為了形成一具有良好的階梯覆蓋的矽襯墊的目的，矽襯墊9由兩個程序來形成，這將在後面進行說明。
    首先，如圖2F所示，第二種晶層8形成在氧化障壁膜7上。具體而言，矽基板1被加熱，且氨基矽烷系氣體係流到被加熱的矽基板1的表面上，從而在氧化障壁膜7上形成第二種晶層8。氨基矽烷系氣體的例子跟用於形成第一種晶層4的相同。第二種晶層8的材料有利於將矽原料氣體吸收到氧化障壁膜7的表面。此外，第二種晶層8如同第一種晶層4具有非常薄的厚度，例如，一單原子層的厚度。例如，第二種晶層8的厚度可較佳地落在0.1奈米至0.3奈米的範圍內。
    一個用於形成第二種晶層8的製程條件的例子如下：DIPAS流量：200 SCCM
    處理時間：1分鐘
    處理溫度：400℃
    處理壓力：133.3帕(1托)
    此後，如圖2G所示，矽襯墊9形成於第二種晶層8上。具體而言，其上形成有第二種晶層8的矽基板1被加熱，且矽原料氣體流到被加熱的矽基板1的表面上，從而在第二種晶層8的表面上形成矽襯墊9。矽原料氣體的一例子可為無氨基矽烷系氣體。無氨基矽烷系氣體與形成矽膜5時所用的相同。
    第二種晶層8上形成的矽襯墊9的膜厚度可考量，例如，渠溝2的寬度，特別是窄寬度部2N的寬度而設定。因此，取依照於矽襯墊9的膜厚度，可以從無氨基矽烷系氣體的例子中選擇一種合適的材料。
    例如，在矽襯墊9所需的膜厚度是小於3奈米的情況下：
    (1)在形成第二種晶層8之後，一比甲矽烷高階的矽烷系氣體，例如，乙矽烷，被供應到第二種晶層8，從而在第二種晶層8上形成矽襯墊9。
    在矽襯墊9所需的膜厚度為3奈米以上且小於5奈米的情況下：
    (2)在形成第二種晶層8之後，一比甲矽烷高階的矽烷系氣體，例如，乙矽烷，被供應到第二種晶層8，從而允許矽被薄薄地吸收到第二種晶層8的表面。此後，一種比乙矽烷低階的矽烷系氣體，例如，甲矽烷，被供應到第二種晶層8，從而在其上已薄薄地吸收矽的第二種晶層8上形成矽襯墊9。
    在矽襯墊9所需的膜厚度為5奈米或更多的情況下：
    (3)在形成第二種晶層8之後，甲矽烷被供應到第二種晶層8上，從而在第二種晶層8上形成矽襯墊9。
    在這個例子中，程序(2)被採用。在此情況下，用於形成矽襯墊9的一個例子的處理條件如下： <供應乙矽烷>
    乙矽烷流量：200 SCCM
    處理時間：4.3分鐘
    處理溫度：400℃
    處理壓力：133.3帕(1托) <供應甲矽烷>
    甲矽烷流量：200 SCCM
    處理時間：8分鐘
    處理溫度：490攝氏度
    處理壓力：53.3帕(0.4托)
    在上述的條件下，具有約3.5奈米的薄厚度的非晶形矽襯墊9被形成。
    矽襯墊9的厚度具有補償隨後形成的充填材料的收縮量的重要功能。雖然補償量是由第二種晶層8的厚度與矽襯墊9的厚度的總和來決定，第二種晶層8有利於矽原料氣體，例如，甲矽烷或乙矽烷的吸附，並且具有如上述的非常薄的厚度。因此，矽襯墊9膨脹後的厚度佔大部分的補償量。即，補償量主要由矽襯墊9的厚度來決定。
    藉由預先形成第二種晶層8，可以形成一具有良好階梯覆蓋的較薄的矽襯墊9。它具有如此良好的階梯覆蓋的原因之一，是藉由形成第二種晶層8，培養時間可以減少。
    圖5為一曲線圖，顯示沉積時間(或處理時間)和矽(Si)膜的厚度之間的關係。具體而言，圖5顯示當矽膜形成在矽氮化物膜(SiN)上時的實際測量值。矽膜的厚度在沉積時間(或處理時間)為30分鐘、45分鐘、60分鐘的三個點上被量測。
    圖5的線I表示當使用氨基矽烷系氣體形成種晶層(即，有一預流)時的結果，且圖5的線II表示當沒有種晶層形成時(即，沒有預流)的結果。線I和II是基於三個量測到的膜厚使用最小平方法透過線性近似所取得，其方程式如下：線I：y=18.011x-27.739………(1)
    線II：y=18.091x-41.277………(2)
    如圖5所示，明顯地當有預流時，矽膜的厚度比沒有預流時為大。
    圖6為圖5中虛線框A的放大視圖，其分別顯示線I和II與沉積時間軸的交叉點。交叉點係在方程式(1)和(2)中當y=0時，即，當矽膜的厚度為0時得到。
    如圖6所示，當有一預流時，矽膜的沉積從程序開始後約1.5分鐘(x≒1.540)開始。另一方面，當沒有預流時，矽膜的沉積從程序開始後約2.3分鐘(x≒2.282)開始。
    在這種方式下，藉由預流一氨基矽烷系氣體到氮化矽膜，培養時間Tinc可以從約2.3分鐘減少至約1.5分鐘。 <操作5：充填渠溝的窄寬度部>
    此後，如圖1中的操作5所示，第一充填材料形成於矽襯墊9上，從而充填渠溝2的窄寬度部2N。
    在本實施例中，由原子層沉積(ALD)製程所形成的原子層沉積氧化矽膜(ALD-SiO2)被用來作為第一充填材料。在這種情況下，如圖2H所示，窄寬度部2N係以原子層沉積氧化矽膜1O填滿，且寬寬度部2W係以原子層沉積氧化矽膜10對應到其凸凹的形狀而覆蓋。
    在此製程中，一小接縫11(或開口形狀中打開的間隙)係形成於各窄寬度部2N的內部，而各窄寬度部2N並未被原子層沉積氧化矽膜10完全填滿。這是從原子層沉積氧化矽膜10的階梯覆蓋所得到的結果。 <操作6：充填渠溝的寬寬度部>
    接著，如圖1的操作6所示，第二充填材料在原子層沉積氧化矽膜10上形成，從而充填渠溝2的寬寬度部2W。
    在本實施例中，藉由燒結而收縮的充填材料被用作第二充填材料。一個藉由燒結轉變成氧化矽的材料的例子，可為含有PHPS(全氫聚矽氮烷：SiH2NH)作為主要成分的無機聚合物。PHPS是一種具有藉由燒結轉變為氧化矽的特性，且經由SOD製程形成的流體材料。在這種方式中，如圖2I所示，寬寬度部2W係由PHPS膜12充填。 <操作7：氧化矽襯墊>
    此後，如圖1的操作7所示，矽襯墊9被氧化。矽襯墊9的氧化係經由PHPS膜12和原子層沉積氧化矽膜10進行。因此，正常情況下，矽襯墊9的充分氧化需要一些時間。然而，在本實施例中，阻止氧氣通過的氧化障壁膜7係形成於矽襯墊9下方。這限制了矽基板1上的氧化，從而充分氧化了矽襯墊9。
    在本實施例中，矽襯墊9在含有水和/或羥基基團的氣氛中被濕式氧化。選擇濕式氧化的原因，是為了通過原子層沉積氧化矽膜10來氧化矽襯墊9。具體而言，濕式氧化被選擇，是因為它比乾式氧化具有更強的氧化性。在濕式氧化時，如圖2J所示，PHPS膜12被轉變，從而改變它成為氧化矽膜13。當被改變成氧化矽膜13時，PHPS膜12會收縮。PHPS膜12的收縮量係藉由當矽襯墊9被氧化且被改變成氧化矽膜14時的膨脹量來補償。如圖2J所示，這限制了由PHPS膜12的收縮所導致的，在渠溝2的寬寬度部2W內側的空孔的發生。另外，窄寬度部2N內部形成的小接縫11係藉由氧化矽膜14的擴張而封閉。這限制了在窄寬度部2N的內部因小接縫11而造成的空孔的產生。
    根據上述的第一實施例，渠溝2的窄寬度部2N可以由氧化障壁膜7、第一充填材料(即，原子層沉積氧化矽膜10)和氧化矽膜14充填，沒有任何間隙。此外，除了用於充填窄寬度部2N的絕緣材料之外，渠溝2的寬寬度部2W可進一步以氧化矽膜13充填而沒有任何間隙。
    特別是，渠溝2的窄寬度部2N主要係以原子層沉積氧化矽膜10充填，從而防止PHPS膜12形成於窄寬度部2N的內部。因此，即使裝置的高集積度進一步提高，從而渠溝2的縱橫比進一步增加，亦可以防止PHPS膜12的不好的轉變發生，且使PHPS膜12難以經由SOD製程充填到渠溝2的窄寬度部2N內部。
    此外，即使間隙形狀的小接縫11由於原子層沉積氧化矽膜10的階梯覆蓋而發生在窄寬度部2N，小接縫11可以藉由矽襯墊9改變與擴張成氧化矽膜14而封閉。這允許窄寬度部2N被原子層沉積氧化矽膜10和氧化矽膜14充填而沒有任何間隙，並且也減少了在窄寬度部2N的絕緣性劣化的可能性。
    因此，根據第一實施例，即使裝置的高集積化進一步提高，從而裝置隔離渠溝的縱橫比增大，仍可實現一種渠溝充填方法，其可抑制裝置隔離區域絕緣性的劣化，以及一種使用此渠溝充填方法的半導體積體電路裝置製造方法。 (第二實施例)
    在第一實施例中，在形成矽襯墊9(在操作4中)之後，第一充填材料形成(在操作5中)。然而，操作4和5係可以顛倒的順序進行。第二實施例係關於一個例子，其中操作4和5以相反的順序進行。
    圖7是一流程圖，繪示一個根據本公開的第二實施例的渠溝充填方法的程序的一個例子。圖8A至8D為示意截面圖，分別顯示圖7中的操作21至24中基板的狀態。 <操作1至3：形成渠溝、氧化矽襯墊和氧化障壁膜>
    圖7中的操作1到3係實質上與第一實施例中描述的操作1至3相同，因此，將省略其說明。 <操作21：形成第一充填材料>
    在第二實施例中，如圖7中的操作21所示，第一充填材料形成於氧化障壁膜7上。如在第一實施例中，第一充填材料為一原子層沉積氧化矽膜10。
    在第二實施例中，與第一實施例不同者，如圖8A所示，原子層沉積氧化矽膜10被形成以薄薄地覆蓋窄寬度部2N和寬寬度部2W而對應其凹凸形狀。這是為了防止如圖2H與2I所示，窄寬度部2N被封閉且其中形成有小接縫11。在這種情況下，薄厚度的原子層沉積氧化矽膜10並不總是較佳的。相反地，原子層沉積氧化矽膜10被設計為具有足夠的厚度，以藉由矽襯墊的膨脹無間隙地封閉的窄寬度部2N，這將在後續的製程中進行說明。 <操作22：形成矽襯墊>
    此後，如在圖7中的操作22所示，矽襯墊在原子層沉積氧化矽膜10上形成。
    在第二實施例中，如圖8B所示，如在第一實施例中，矽襯墊9在第二種晶層8形成於原子層沉積氧化矽膜10上之後形成。在形成矽襯墊9之前，一氨基矽烷系氣體供應到原子層沉積氧化矽膜10，以形成第二種晶層8，從而實現具有薄厚度和良好階梯覆蓋的矽襯墊9，如同在第一實施例中。 <操作23：充填渠溝的寬寬度部>
    此後，如圖7中的操作23所示，第二充填材料形成在矽襯墊9上，從而充填渠溝2的寬寬度部2W。
    在第二實施例中，藉由燒結而收縮的充填材料，例如含有PHPS作為主要成分的無機聚合物，被使用作為第二充填材料，如同在第一實施例中。無機聚合物藉由旋塗式介電製程覆蓋於矽襯墊9上，從而形成PHPS膜12。以這種方式，寬寬度部2W以PHPS膜12充填。另外，窄寬度部2N上形成的矽襯墊9被形成，使各窄寬度部2N的開口變窄，從而使無機聚合物難以滲透到各窄寬度部2N。這形成空孔15，如圖8C所示。 <操作24：氧化矽襯墊和充填渠溝的窄寬度部>
    接著，如圖7所示的操作24，矽襯墊9被氧化。
    在第二實施例中，如同在第一實施例中，矽襯墊9透過PHPS膜12進行濕式氧化。如圖8D所示，濕式氧化轉變PHPS膜12，使得PHPS膜12被改變成氧化矽膜13。即使在此實施例中，PHPS膜12的收縮量也是由當矽襯墊9被氧化和被改變為氧化矽膜14時發生的膨脹量來補償。因此，與第一實施例相似地，可以限制由於PHPS膜12的收縮而導致的渠溝2的寬寬度部2W內部的空孔的發生。
    雖然只有氧氣氛的乾氧化可以應用在PHPS膜12，有鑑於在相同的時間內要轉變PHPS膜12，PHPS膜12在含有水和/或羥基基團的潮濕的氣氛中氧化是較佳的。這同樣可以適用於第一實施例。
    即使空孔15形成在窄寬度部2N內部，空孔15可以由氧化矽膜14的擴張來封閉。因此，可以充填窄寬度部2N的內部，同時抑制窄寬度部2N內部的空孔15所造成的孔的形成。
    如上所述，根據第二實施例示，如在第一實施例中，以氧化障壁膜7、第一充填材料(即，原子層沉積氧化矽膜10)、以及氧化矽膜14來充填渠溝2的窄寬度部2N而沒有任何間隙是可能的。另外，除了用於充填窄寬度部2N的絕緣材料，以氧化矽膜13來充填渠溝2的寬寬度部2W而沒有任何間隙是可能的。
    因此，根據第二實施例，即使裝置的高集積化進一步提高，從而進一步提高裝置隔離渠溝2的縱橫比，仍可以實現一種渠溝充填方法，其能夠抑制裝置隔離區域的絕緣性劣化，以及一種使用此渠溝充填方法的半導體積體電路裝置的製造方法。 (膜形成裝置)
    接下來，說明一種膜形成設備的一個例子，其能夠形成氧化矽襯墊、氧化障壁膜、第一充填材料和矽襯墊。 <形成氧化矽襯墊的膜形成設備>
    圖9為一縱向側視圖，顯示一種用於形成氧化矽襯墊的膜形成設備的例子，圖10為一圖9所示的膜形成設備的橫截面視圖。在圖10中，加熱單元被刪去。
    如圖9所示，氧化矽襯墊的膜形成設備100包括一具有一頂部的圓筒狀處理容器101，其下端部為開放的。處理容器101的整體為，例如，以石英製成。一石英的頂板102被設置在處理容器101內的頂部，且處理容器101被密封。此外，例如，一由不銹鋼製成且具有圓柱形形狀的分歧管103通過密封件104，如O形環，連接到處理容器101的下端開口部。
    分歧管103支持處理容器101的下端部。以多階層方式裝載多個作為處理的對象的半導體晶圓(例如，50到100片的半導體晶圓(或矽基板)W)且由石英製成的晶舟105通過分歧管103的下部被插進處理容器101。晶舟105包括三個支撐柱106(參照圖10)，且多個晶圓W由形成在各支撐柱106上的凹槽支承。
    晶舟105透過石英製成的隔熱管107被裝載到桌108上。桌108係支承於一穿過蓋109的旋轉軸110上，蓋109由不銹鋼製成，且打開或關閉分歧管103的下端開口部。
    一磁性流體密封件111被設置在旋轉軸110的貫穿部。磁性流體密封111緊密地密封且可轉動地支承旋轉軸110。此外，一密封件112，例如，一O形環，設置在蓋109的外週部和分歧管103的下端部之間，從而保持處理容器101的密封性。
    旋轉軸110係，例如，設置在一臂113的前端，臂113由一升降儀器(圖未示)，例如一舟升降機支承。旋轉軸110同時上升或下降晶舟105和蓋109，且插入至處理容器101或自處理容器101退出。另外，桌108可以被設置成固定到蓋109的一側，且晶圓W可在晶舟105不旋轉的狀況下處理。
    膜形成設備100包括一含氧化劑氣體供應儀器114、一氨基矽烷系氣體供應儀器115、一無氨基矽烷系氣體供應儀器116(在下文中，「無氨基矽烷系氣體」將被簡單地稱為「矽烷系氣體」)、和一惰性氣體供應儀器117。含氧化劑氣體供應儀器114供應含氧化劑氣體到處理容器101，氨基矽烷系氣體供應儀器115供應氨基矽烷系氣體到處理容器101，矽烷系氣體供應儀器116供應矽烷系氣體到處理容器101，且惰性氣體供應儀器117供應惰性氣體到處理容器101。在處理容器101內，惰性氣體係使用作為清洗氣體以及稀釋氣體。
    含氧化劑氣體中的氧化劑的例子可包括氧氣(O2氣體)、水蒸汽(H2O蒸汽)，或類似物。氨基矽烷系氣體和矽烷系氣體的例子為與第一實施例類似的那些。惰性氣體可以是氮氣(N2氣體)、氬氣(Ar氣體)、或類似物。
    含氧化劑氣體供應儀器114包括含氧化劑氣體供應源118a、從含氧化劑的氣體供應源118a引導含氧化劑氣體的含氧化劑氣體供應管線119a、以及一由石英管製成的含氧化劑氣體散佈噴嘴120a。含氧化劑氣體散佈噴嘴120a被連接到含氧化劑氣體供應管線119a，且從內部穿過分歧管103的側壁。含氧化劑氣體供應管線119a向上彎曲並垂直地延伸。多個氣體排出孔121a在含氧化劑氣體散佈噴嘴120a的垂直部份上以一定的間隔形成，並均勻地從各氣體排出孔121a在水平方向上向處理容器101排出含氧化劑氣體。
    氨基矽烷系氣體供應儀器115包括一氨基矽烷系氣體供應源118b、一從氨基矽烷系氣體供應源118b引導氨基矽烷系氣體的氨基矽烷系氣體供應管線119b、以及一連接到氨基矽烷系氣體供應管線119b的氨基矽烷系氣體散佈噴嘴120b。如同含氧化劑氣體散佈噴嘴120a，氨基矽烷系氣體散佈噴嘴120b由石英管製成，並在內部穿過分歧管103的側壁。另外，氨基矽烷系氣體散佈噴嘴120b也向上彎曲並垂直地延伸。此外，多個氣體排出孔121b在氨基矽烷系氣體散佈噴嘴120b的垂直部分上以一定的間隔形成。
    矽烷系氣體供應儀器116包括一矽烷系氣體供應源118c、從矽烷系氣體供應源118c引導矽烷系氣體的矽烷系氣體供應管線119c、以及連接到矽烷系氣體供應管線119c的矽烷系氣體散佈噴嘴120c。如同氨基矽烷系氣體散佈噴嘴120b，矽烷系氣體散佈噴嘴120c係由石英管製成，且在內部穿過分歧管103的側壁。另外，矽烷系氣體散佈噴嘴120c也向上彎曲並垂直地延伸。此外，多個氣體排出孔121c(參照圖10)在矽烷系氣體散佈噴嘴120c的垂直部分以一定的間隔形成。
    惰性氣體供應儀器117包括惰性氣體供應源118d、從惰性氣體供應源118d引導惰性氣體的惰性氣體供應管線119d、以及連接到惰性氣體供應管線119d的清洗氣體噴嘴121，其內部穿過處理容器101的側壁。
    開/關閥122a至122d和流速調節器123a到123d依序配置於含氧化劑氣體供應管線119a、氨基矽烷系氣體供應管線119b、矽烷系氣體供應管線119c、以及惰性氣體供氣管線119d。以此結構，含氧化劑氣體、氨基矽烷系氣體、矽烷系氣體，以及惰性氣體可以流速被控制地獨立地導入處理容器101。
    一配置為生成含氧化劑氣體電漿的電漿產生儀器124設置於處理容器101的側壁的一部分。電漿產生儀器124包括一電漿分隔壁125。電漿分隔壁125氣密地焊接在處理容器101的外壁，使形成於處理容器101側壁的開口101a被覆蓋。開口101a具有一細長的形狀，其透過在處理容器101的側壁垂直的切開一定寬度而形成。這樣做的原因是，為透過開口101a均勻地供應電漿和自由基到以多階層方式裝載到晶舟105中的晶圓W。以例如石英製成的電漿分隔壁125具有一C形截面，且垂直地成一細長形以對應到開口101a的形狀。電漿分隔壁125如上述地配置，使處理容器的側壁101的一部分向外突出一凸形，且電漿分隔壁125的內部空間與處理容器101的內部空間一體連通。
    電漿產生儀器124包括一對電漿電極126、一高頻電源127、以及一電源線128，一從高頻電源127提供的高頻電力透過電源線128流動。該對電漿電極126具有細長的形狀，其對應於電漿分隔壁125的形狀，且被配置為相對於電漿分隔壁125的兩側壁外表面的上下方向上彼此面對。
    含氧化劑氣體散佈噴嘴120a朝處理容器101的外側彎曲，同時沿處理容器101內向上延伸。另外，含氧化劑氣體散佈噴嘴120a在電漿分隔壁125中沿最內部分(其為離處理容器101的中心最遠處)直立向上延伸。利用這種配置，開啟高頻電源127會在電漿電極126之間產生一高頻電場，使從含氧化劑氣體散佈噴嘴120a的氣體排出孔121a注入的含氧化劑氣體被改變為電漿，且分散並流向處理容器101的中心。例如，從高頻電源127施加13.65 MHz的高頻電壓到電漿電極126會在電漿分隔壁125的內部空間中產生一含氧化劑的氣體電漿。所產生的電漿中包含氧自由基。使用此氧自由基，第一和第二實施例中所述的操作2，即，第一種晶層4與矽膜5的自由基氧化，可以進行。高頻電壓的頻率並不限定於13.56MHz。其它的頻率，例如，400 kHz等，也可使用。
    一由例如石英製成的絕緣保護蓋129設置於電漿分隔壁125的外側以覆蓋電漿分隔壁125。
    一用於使處理容器101的內部真空排氣之排氣口130設置在處理容器101相對於開口部101a的相反側上。排氣口130具有一細長形，其由在上下方向上切開處理容器101的側壁而形成。被模壓成一C形截面以覆蓋排氣口130的排氣口蓋構件131透過焊接被設置在處理容器101對應於排氣口130的部分。排氣口蓋構件131沿處理容器101的側壁向上延伸，並且在處理容器101的上部定義了一個氣體出口132。一真空排氣儀器133，其可包括一真空幫浦或類似物，連接到氣體出口132。真空排氣儀器133被配置以對處理容器101的內部真空排氣，使得在加工中使用的處理氣體被排盡，且處理容器101內的壓力被設定為適於處理的處理壓力。
    一圓筒形的加熱裝置134被安裝在處理容器101的外週上。加熱裝置134激發供應到處理容器101的氣體，且加熱裝載於處理容器101中的晶圓W。
    膜形成設備100中的各元件係由，例如，一控制器150進行控制，其包括一微處理器(例如，電腦)。控制器150被連接到一使用者介面151，其包括用於讓一操作者輸入命令以控制膜形成設備100的鍵盤，以及一用於顯示的膜形成設備100的操作狀態之類的顯示單元(未顯示)。
    記憶單元152連接到控制器150。記憶單元152儲存一控制程式，其在控制器150的控制下用於在膜形成設備100中執行各種處理，以及一程式(即，配方)，其用於在膜形成設備100中的各元件中依處理的狀態執行程序。例如，配方可被儲存在記憶單元152的記憶媒體中。記憶媒體可包括一個硬碟、一半導體記憶體、一CD-ROM、一DVD、以及例如快閃記憶體的可攜式記憶體。配方可適於從另一裝置通過，例如，專用線路發送。若有必要，為回應從使用者介面151接收到的命令，配方可以從記憶單元152中讀取，且控制器150根據讀取的配方執行程序。在此方式中，膜形成設備100可以在控制器150的控制下執行所需要的處理。
    在本例子中，第一和第二實施例中所顯示的操作2係在控制器150的控制下執行，從而形成氧化矽襯墊6。 <用於氮化和形成矽襯墊的膜形成設備>
    圖11為一縱向側視圖，其顯示氮化和形成矽襯墊的膜形成設備的一個例子。
    如圖11所示，氮化和形成矽襯墊的膜形成設備200與形成氧化矽襯墊的膜形成設備100的不同處，在於其不包括電漿產生儀器124，且包括一含氮化劑氣體供應儀器135而不是含氧化劑氣體供應儀器114。
    含氮化劑氣體供應儀器135供應含氮化劑氣體進入處理容器101。含氮化劑氣體的例子包括含氨(NH3)氣體、含氮氧化物(NO)氣體、含氨/氮氧化物氣體，或類似物。
    含氮化劑氣體供應儀器135包括一含氮化劑氣體供應源118e、從含氮化劑氣體供應源118e導引含氮化劑氣體的含氮化劑氣體供應管線119e、以及一連接到含氮化劑氣體供應管線119e的含氮化劑氣體散佈噴嘴120d。如同氨基矽烷系氣體散佈噴嘴120b或類似的，含氮化劑氣體散佈噴嘴120d由石英管製成，並在內部穿過分歧管103的側壁。另外，含氮化劑氣體散佈噴嘴120d也向上彎曲且垂直延伸。此外，多個氣體排出孔121d以一定間隔形成在含氮化劑氣體散佈噴嘴120d的垂直部。
    開/關閥122e和流量調節器123e依次設置於含氮化劑氣體供應管線119e。以此配置，含氮化劑氣體、氨基矽烷系氣體、矽烷系氣體、以及惰性氣體可以在流率被控制的情況下被獨立地導入處理容器101。
    膜形成設備200在控制器150的控制下執行第一實施例的操作3(即，形成氧化障壁膜)。以此配置，含氮化劑氣體被供應到氧化矽襯墊6，使得氧化矽襯墊6被氮化，且由矽氧氮化物構成的氧化障壁膜7被形成。
    隨後，膜形成設備200在控制器150的控制下進行第一實施例的操作4(即，形成矽襯墊)。以此方式，在氧化障壁膜7上形成矽襯墊9。
    在一些實施例中，例如在第一實施例的操作2被進行的情況中，矽烷系氣體供應儀器116可配置為包括一供應甲矽烷氣體的甲矽烷氣體供應源，以及一供應較甲矽烷氣體高階的矽烷氣體(例如，乙矽烷氣體)的乙矽烷氣體供應源，從而選擇供應甲矽烷氣體或乙矽烷氣體到矽烷系氣體散佈噴嘴120c。 <用於形成第一充填材料的膜形成裝置>
    圖12為一縱向側視圖，顯示用於形成第一充填材料的膜形成設備的一個例子。
    如圖12所示，用於形成第一充填材料的膜形成設備300與用於氮化和形成矽襯墊的膜形成設備200的不同處，在於其包括含氧氣體供應儀器136與矽原料氣體供應源137，取代了含氮化劑氣體供應儀器135、氨基矽烷系氣體供應儀器115、以及矽烷系氣體供應儀器116。
    含氧氣體供應儀器136包括一含氧氣體供應源118f、一從含氧氣體供應源118f引導含氧氣體的含氧氣體供應管線119f、以及連接到含氧氣體供應管線119f的含氧氣體散佈噴嘴120e。如同氨基矽烷系氣體散佈噴嘴120b或類似的，含氧氣體散佈噴嘴120e以石英管製成，並在內部穿過分歧管103的側壁。另外，含氧氣體散佈噴嘴120e也向上彎曲並垂直地延伸。此外，多個氣體排出孔121e以一定的間隔在含氧氣體散佈噴嘴120e的垂直部分形成。含氧氣體的一個例子可包括氧氣(O2氣體)。
    相似地，矽原料氣體供應儀器137包括一矽原料氣體供應源118g、從矽原料氣體供應源118g導引矽原料氣體的矽原料氣體供應管線119g、以及連接到矽原料氣體供應管線119g的矽原料氣體散佈噴嘴120f。如同氨基矽烷系氣體散佈噴嘴120b或類似的，矽原料氣體散佈噴嘴120f由石英管製成，並在內部穿過分歧管103的側壁。另外，矽原料氣體散佈噴嘴120f亦向上彎曲並垂直地延伸。此外，多個氣體排出孔(未顯示)以一定的間隔在矽原料氣體散佈噴嘴120f的垂直部分形成。矽原料氣體的例子可包括二(第三丁氨基)矽烷(bistertiarybutylaminosilane(BTBAS))、二(二乙氨基)矽烷(bisdiethylaminosilane(BDEAS))、二(二甲氨基)矽烷(bisdimethylaminosilane(BDMAS))或類似物。
    開/關閥122f和122g與流速調節器123f和123g被依次分別設置在含氧氣體供應管線119f和矽原料氣體供應管線119g。以此配置，含氧氣體、矽原料氣體、以及惰性氣體可以在流率被控制的情況下被獨立地導入處理容器101。
    膜形成設備300在控制器150的控制下進行第一實施例的操作5，使用原子層沉積製程交替地供應矽原料氣體和含氧氣體。以此方式，第一充填材料，例如，原子層沉積氧化矽膜10，形成在矽襯墊9上。 <用於進行操作2到5的膜形成系統>
    圖13為一視圖，顯示能夠進行操作2至5的膜形成系統的一個例子。
    如圖13所示，一膜形成系統400包括分別由圖9、10、11和12所示的膜形成設備100、200、和300。
    在此例子中，一其中形成有渠溝2的晶圓W(操作1)由晶舟105固定被裝載到膜形成系統400的膜形成設備100中。在膜形成設備100中，氧化矽襯墊6形成於晶圓W上(操作2)，然後晶圓W被晶舟105固定並裝載到膜形成設備200中。在膜形成設備200中，矽襯墊9形成在晶圓W(操作3和4)，然後晶圓W被晶舟105固定並裝載到膜形成設備300中。在膜形成設備300中，第一充填材料，例如，原子層沉積氧化矽膜10，形成在晶圓W(操作5)，然後對晶圓W進行操作6，即，形成第二充填材料，同時被晶舟105固定。
    如上所述，在膜形成系統400中依序設置膜形成設備100、200和300使得操作2至5可針對晶圓W循序進行。
    在第二實施例中，相較於第一實施例，第一實施例中的操作4和5以相反的順序進行。在此情況下，如圖14所示，膜形成設備200的氨基矽烷系氣體供應源118b和矽烷系氣體供應源的118c被移動到膜形成設備300，膜形成設備300的含氧氣體供應源118f和矽原料氣體供應源118g被移動到膜形成設備200。
    在此方式中，各氣體供應源係根據操作4與5而置換，這使其可以第二實施例所需的順序來進行操作。
    例如，在膜形成設備200中，如圖13的括號中所示，第一充填材料，例如，原子層沉積氧化矽膜10，被形成(操作21)，然後晶圓W被晶舟105固定並裝載到膜形成設備300中。在膜形成設備300中，矽襯墊9形成於在晶圓W(操作22)，接著晶圓W被固定於晶舟105並進行操作23，即，形成第二充填材料。
    在上述中，本公開已經以兩個實施例來說明，但不以此為限。相反地，本公開可以實施例的各種模式實現。
    例如，雖然在實施例中，處理條件已被具體地描述，但處理條件並不以此為限。
    此外，雖然使用旋塗式介電製程的PHPS膜12已被描述用作為第二充填材料，第二充填材料並不以此為限。例如，一種由高密度電漿化學氣相沉積製程形成的氧化矽膜，或由流體化學氣相沉積製程形成的氧化矽膜，都可用來作為第二充填材料。這些氧化矽膜還需要進行加熱處理，使氧化矽膜可以固化。在此熱處理過程中，矽襯墊9被氧化，從而矽襯墊9被改變成氧化矽膜14且膨脹，使得以高密度電漿化學氣相沉積製程或流體化學氣相沉積製程形成的氧化矽膜14的收縮量可以得到補償，如在第一和第二實施例中。
    此外，雖然在第一和第二實施例中，描述了關於渠溝2的窄寬度部2N和寬寬度部2W的充填，本公開也適用於只充填渠溝2的窄寬度部2N。例如，根據第一實施例，如圖2I和2J所示，窄寬度部2N的內部形成的間隙形狀的接縫11可以通過改變與擴張矽襯墊9成為氧化矽膜14而封閉。
    類似地，即使在第二實施例中，如圖8C和8D所示，窄寬度部2N中發生的空孔15可以透過改變和擴張矽襯墊9成為氧化矽膜14而封閉。
    根據本公開，即使提高裝置的高集積化，且渠溝的縱橫比變高，也可以限制裝置隔離區域中的絕緣性劣化。
    雖然已經描述了某些實施例，這些實施例的提出僅為例示性，且並不意欲限制揭露的範圍。事實上，這裡所描述的新穎的方法和裝置，可以多種其他形式實施；而且，可在不脫離揭露內容的精神的情況下，對此處描述的實施例的形式作出各種省略、替代和變化。所附申請專利範圍及其均等物意欲涵蓋落入揭露範圍與精神的形式或修改。
    1‧‧‧矽基板
    2‧‧‧渠溝
    3‧‧‧裝置作用區
    4‧‧‧第一種晶層
    5‧‧‧矽膜
    6‧‧‧氧化矽襯墊
    7‧‧‧氧化障壁膜
    8‧‧‧第二種晶層
    9‧‧‧矽襯墊
    10‧‧‧原子層沉積氧化矽膜
    11‧‧‧接縫
    12‧‧‧PHPS膜
    13‧‧‧氧化矽膜
    14‧‧‧氧化矽膜
    15‧‧‧空孔
    100‧‧‧膜形成設備
    101‧‧‧處理容器
    102‧‧‧頂板
    103‧‧‧分歧管
    104‧‧‧密封件
    105‧‧‧晶舟
    106‧‧‧支撐柱
    107‧‧‧隔熱管
    108‧‧‧桌
    109‧‧‧蓋
    110‧‧‧旋轉軸
    111‧‧‧磁性流體密封件
    112‧‧‧密封件
    113‧‧‧臂
    114‧‧‧含氧化劑氣體供應儀器
    115‧‧‧氨基矽烷系氣體供應儀器
    116‧‧‧無氨基矽烷系氣體供應儀器
    117‧‧‧惰性氣體供應儀器
    121‧‧‧清洗氣體噴嘴
    124‧‧‧電漿產生儀器
    125‧‧‧電漿分隔壁
    126‧‧‧電漿電極
    127‧‧‧高頻電源
    128‧‧‧電源線
    129‧‧‧絕緣保護蓋
    130‧‧‧排氣口
    131‧‧‧排氣口蓋構件
    132‧‧‧氣體出口
    133‧‧‧真空排氣儀器
    134‧‧‧加熱裝置
    135‧‧‧含氮化劑氣體供應儀器
    136‧‧‧含氧氣體供應儀器
    137‧‧‧矽原料氣體供應源
    150‧‧‧控制器
    151‧‧‧使用者介面
    152‧‧‧記憶單元
    200‧‧‧膜形成設備
    300‧‧‧膜形成設備
    400‧‧‧膜形成系統
    101a‧‧‧開口
    118a‧‧‧含氧化劑氣體供應源
    118b‧‧‧氨基矽烷系氣體供給源
    118c‧‧‧矽烷系氣體供給源
    118d‧‧‧惰性氣體供應源
    118e‧‧‧含氮化劑氣體供應源
    118f‧‧‧含氧氣體供應源
    118g‧‧‧矽原料氣體供應源
    119a‧‧‧含氧化劑氣體供應管線
    119b‧‧‧氨基矽烷系氣體供給管道
    119c‧‧‧矽烷系氣體供給管線
    119d‧‧‧惰性氣體供應管線
    119e‧‧‧含氮化劑氣體供應管線
    119f‧‧‧含氧氣體供應管線
    119g‧‧‧矽原料氣體供應管線
    120a‧‧‧含氧化劑氣體散佈噴嘴
    120b‧‧‧氨基矽烷系氣體散佈噴嘴
    120c‧‧‧矽烷系氣體散佈噴嘴
    120d‧‧‧含氮化劑氣體散佈噴嘴
    120e‧‧‧含氧氣體散佈噴嘴
    120f‧‧‧矽原料氣體散佈噴嘴
    121a‧‧‧氣體排出孔
    121b‧‧‧氣體排出孔
    121c‧‧‧氣體排出孔
    121d‧‧‧氣體排出孔
    121e‧‧‧氣體排出孔
    122a‧‧‧開/關閥
    122b‧‧‧開/關閥
    122c‧‧‧開/關閥
    122d‧‧‧開/關閥
    122e‧‧‧開/關閥
    122f‧‧‧開/關閥
    122g‧‧‧開/關閥
    123a‧‧‧流速調節器
    123b‧‧‧流速調節器
    123c‧‧‧流速調節器
    123d‧‧‧流速調節器
    123e‧‧‧流量調節器
    2N‧‧‧窄寬度部
    2W‧‧‧寬寬度部
    3a‧‧‧裝置作用區
    3b‧‧‧裝置作用區
    7a‧‧‧氧化障壁膜
    7b‧‧‧氧化障壁膜
    W‧‧‧晶圓
    隨附的圖式被併入說明書中，並構成本說明書的一部分，其顯示出本公開的實施例，並連同以上的一般描述和實施例的詳細描述，用於解釋本公開的原理。
    圖1為一流程圖，顯示根據本公開的第一實施例的渠溝充填方法的程序的一個例子。
    圖2A為一截面圖，顯示基板在圖1所示的操作1期間的狀態。
    圖2B至2D為截面圖，顯示基板在圖1所示的操作2期間的狀態。
    圖2E為截面圖，顯示基板在圖1所示的操作3期間的狀態。
    圖2F至2G為截面圖，顯示基板在圖1所示的操作4期間的狀態。
    圖2H為截面圖，顯示基板在圖1所示的操作5期間的狀態。
    圖2I為截面圖，顯示基板在圖1所示的操作6期間的狀態。
    圖2J為截面圖，顯示基板在圖1所示的操作7期間的狀態。
    圖3為一視圖，顯示一例示性的矽基板的平面圖案，其中形成有渠溝。
    圖4A和圖4B為截面圖，顯示根據另一個例子，基板在圖1所示的操作3期間的狀態。
    圖5為一曲線圖，顯示沉積時間和矽膜的厚度之間的關係。
    圖6為一圖5中的虛線框A的放大圖。
    圖7為一流程圖，其顯示根據本公開的第二實施例的渠溝充填方法的程序的一個例子。
    圖8A為一截面圖，顯示基板在圖7所示的操作21期間的狀態。
    圖8B為一截面圖，顯示基板在圖7所示的操作22期間的狀態。
    圖8C為一截面圖，顯示基板在圖7所示的操作23期間的狀態。
    圖8D為一截面圖，顯示基板在圖7所示的操作24期間的狀態。
    圖9為一縱向側視圖，顯示用於形成氧化矽襯墊的膜形成設備的一個例子。
    圖10為一圖9所示的膜形成設備的橫截面圖。
    圖11為一縱向側視圖，顯示用於氮化和形成矽襯墊的膜形成設備的一個例子。
    圖12為一縱向側視圖，顯示用於形成第一充填材料的膜形成設備的一個例子。
    圖13為一視圖，顯示能夠進行操作2至5的膜形成系統的一個例子。
    圖14為一視圖，其示意性地顯示修改後的膜形成系統，其對應第二實施例。
    操作1~操作7‧‧‧流程的步驟
    权利要求:
    Claims (15)
    [1] 一種渠溝充填方法，包含：在形成有渠溝的一半導體基板上形成一氧化矽襯墊，該渠溝包括具有一第一最小隔離寬度的窄寬度部，以及具有一第二最小隔離寬度的寬寬度部，該第二最小隔離寬度比該第一最小隔離寬度寬；在該氧化矽襯墊上形成一氧化障壁膜；在該氧化障壁膜上形成一矽襯墊；以一第一充填材料充填該渠溝的該窄寬度部；以一第二充填材料充填該渠溝的該寬寬度部；以及氧化該矽襯墊。
    [2] 如申請專利範圍第1項的渠溝充填方法，其中該形成該氧化矽襯墊的步驟包括：藉由供應一氨基矽烷系氣體到該半導體基板，在該半導體基板上形成一第一種晶層；藉由供應一無氨基矽烷系氣體到該第一種晶層，在該第一種晶層上形成一矽膜；以及藉由氧化該第一種晶層與該矽膜，形成該氧化矽襯墊。
    [3] 如申請專利範圍第1項的渠溝充填方法，其中該形成該矽襯墊的步驟包括：藉由供應一氨基矽烷系氣體到該氧化障壁膜，在該氧化障壁膜上形成一第二種晶層；以及藉由供應一無氨基矽烷系氣體到該第二種晶層，在該第二種晶層上形成該矽襯墊。
    [4] 如申請專利範圍第2項的渠溝充填方法，其中該氨基矽烷系氣體為從以下所構成的群組中所選出之至少一者：丁氨基矽烷(butylaminosilane(BAS))、二(第三丁氨基)矽烷(bistertiarybutylaminosilane(BTBAS))、二甲氨基矽烷(dimethylaminosilane(DMAS))、二(二甲氨基)矽烷(bisdimethylaminosilane(BDMAS))、三(二甲氨基)矽烷(tridimethylaminosilane(TDMAS))、二乙氨基矽烷(diethylaminosilane(DEAS))、二(二乙氨基)矽烷(bisdiethylaminosilane(BDEAS))、二丙氨基矽烷(dipropylaminosilane(DPAS))、以及二異丙基氨基矽烷(diisopropylaminosilane(DIPAS))，且其中該無氨基矽烷系氣體為從以下所構成的群組中所選出之至少一者：甲矽烷(SiH4)、乙矽烷(Si2H6)、以SimH2m+2表示的氫化矽(其中，m為3以上的自然數)、以及以SinH2n表示的氫化矽(其中，n為3以上的自然數)。
    [5] 如申請專利範圍第3項的渠溝充填方法，其中在該第二種晶層上形成該矽襯墊的步驟是以下任一者：在形成該第二種晶層後，藉由供應一比甲矽烷更高階的矽烷系氣體到該第二種晶層，在該第二種晶層上形成該矽襯墊；在形成該第二種晶層後，藉由供應一比甲矽烷更高階的矽烷系氣體到該第二種晶層，使得矽被薄薄地吸收到該第二種晶層的表面，且隨後供應一比該更高階的矽烷系氣體低階的矽烷系氣體到該第二種晶層，而在該第二種晶層上形成該矽襯墊；以及在形成該第二種晶層後，藉由供應甲矽烷到該第二種晶層，在該第二種晶層上形成該矽襯墊。
    [6] 如申請專利範圍第5項的渠溝充填方法，其中，當該矽襯墊的膜厚度被設定為小於3奈米，在該第二種晶層上形成該矽襯墊的步驟係藉由在形成該第二種晶層後，供應一比甲矽烷更高階的矽烷系氣體到該第二種晶層來進行，當該矽襯墊的膜厚度被設定為3奈米以上且小於5奈米，在該第二種晶層上形成該矽襯墊的步驟係藉由在形成該第二種晶層後，供應一比甲矽烷更高階的矽烷系氣體到該第二種晶層，使得矽被薄薄地吸收到該第二種晶層的表面，且隨後供應一比該更高階的矽烷系氣體低階的矽烷系氣體到該第二種晶層來進行，且當該矽襯墊的膜厚度被設定為5奈米以上，在該第二種晶層上形成該矽襯墊的步驟係藉由在形成該第二種晶層後，供應甲矽烷到該第二種晶層來進行。
    [7] 如申請專利範圍第1項的渠溝充填方法，其中一自由基氧化製程被用於在該氧化矽襯墊上形成該氧化障壁膜。
    [8] 如申請專利範圍第1項的渠溝充填方法，其中一原子層沉積(Atomic Layer Deposition，ALD)製程被用於以該第一充填材料充填該渠溝的該窄寬度部。
    [9] 如申請專利範圍第1項的渠溝充填方法，其中一旋塗式介電(SOD)製程、一高密度電漿化學氣相沉積(CVD)製程、與一流體化學氣相沉積製程之任一者被用於以該第二充填材料充填該渠溝的該寬寬度部。
    [10] 如申請專利範圍第1項的渠溝充填方法，其中該氧化該矽襯墊之步驟包括封閉發生在該渠溝的該窄寬度部的接縫。
    [11] 如申請專利範圍第1項的渠溝充填方法，其中該氧化該矽襯墊的步驟包括轉變該第二充填材料。
    [12] 如申請專利範圍第1項的渠溝充填方法，其中該氧化該矽襯墊的步驟採用一濕式氧化製程。
    [13] 一種製造一半導體積體電路(integrated circuit，IC)裝置的方法，包含：在一半導體基板中形成渠溝，該渠溝包括在一記憶單元區中具有一第一最小隔離寬度的窄寬度部，以及在一週邊電路區中具有一第二最小隔離寬度的寬寬度部，該第二最小隔離寬度比該第一最小隔離寬度寬；在形成有該渠溝的該半導體基板上形成一氧化矽襯墊；在該氧化矽襯墊上形成一氧化障壁膜；在該氧化障壁膜上形成一矽襯墊；以一第一充填材料充填該記憶單元區中的該渠溝；以一第二充填材料充填該週邊電路區中的該渠溝；以及氧化該矽襯墊。
    [14] 一種渠溝充填方法，包含：在形成有渠溝的一半導體基板上形成一氧化矽襯墊，該渠溝包括具有一第一最小隔離寬度的窄寬度部，以及具有一第二最小隔離寬度的寬寬度部，該第二最小隔離寬度比該第一最小隔離寬度寬；在該氧化矽襯墊上形成一氧化障壁膜；在該氧化障壁膜上形成一第一充填材料；在該第一充填材料上形成一矽襯墊；以一第二充填材料充填該渠溝的該寬寬度部；以及氧化該矽襯墊以充填該溝渠的該窄寬度部。
    [15] 一種半導體積體電路(integrated circuit，IC)裝置的製造方法，包含：在一半導體基板上形成渠溝，該渠溝包括在一記憶單元區中具有一第一最小隔離寬度的窄寬度部，以及在一周邊電路區中具有一第二最小隔離寬度的寬寬度部，該第二最小隔離寬度比該第一最小隔離寬度寬；在形成有該渠溝的該半導體基板上形成一氧化矽襯墊；在該氧化矽襯墊上形成一氧化障壁膜；在該氧化障壁膜上形成一第一充填材料；在該第一充填材料上形成一矽襯墊；以一第二充填材料充填該週邊電路區中的該渠溝；以及氧化該矽襯墊以充填該記憶單元區中的該溝渠。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI533402B|2016-05-11|渠溝之充填方法及半導體積體電路裝置之製造方法
    US8722510B2|2014-05-13|Trench-filling method and film-forming system
    JP6176811B2|2017-08-09|半導体装置の製造方法、基板処理装置およびプログラム
    TWI509737B|2015-11-21|溝槽的埋入方法及成膜裝置
    JP5687715B2|2015-03-18|半導体装置の製造方法、基板処理方法および基板処理装置
    KR20060050163A|2006-05-19|실리콘 산화막 형성 방법 및 장치
    JP5687547B2|2015-03-18|半導体装置の製造方法、基板処理方法および基板処理装置
    JP2011216862A|2011-10-27|成膜方法及び成膜装置
    TWI535881B|2016-06-01|形成矽氧碳氮化物薄膜之方法
    WO2005020309A1|2005-03-03|半導体装置の製造方法および基板処理装置
    US9741555B2|2017-08-22|Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
    JP2017175106A|2017-09-28|成膜方法及び成膜装置
    KR102301992B1|2021-09-14|반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
    KR20190088024A|2019-07-25|반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
    US11037823B2|2021-06-15|Method of manufacturing semiconductor device
    JP2019029576A|2019-02-21|シリコン膜の形成方法および形成装置
    JP2008235397A|2008-10-02|半導体装置の製造方法
    KR102360687B1|2022-02-10|반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
    KR20210112251A|2021-09-14|반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
    KR20200011495A|2020-02-03|반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
    JP2013251310A|2013-12-12|半導体装置の製造方法
    JP2009267391A|2009-11-12|窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
    同族专利:
    公开号 | 公开日
    US20130052795A1|2013-02-28|
    CN102956538B|2016-03-16|
    KR101528391B1|2015-06-11|
    JP2013045946A|2013-03-04|
    CN102956538A|2013-03-06|
    KR20130023163A|2013-03-07|
    TWI533402B|2016-05-11|
    JP5977002B2|2016-08-24|
    US8685832B2|2014-04-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TW388100B|1997-02-18|2000-04-21|Hitachi Ulsi Eng Corp|Semiconductor deivce and process for producing the same|
    US6156620A|1998-07-22|2000-12-05|Lsi Logic Corporation|Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same|
    JP3450221B2|1999-04-21|2003-09-22|Ｎｅｃエレクトロニクス株式会社|半導体装置の製造方法|
    KR20010058498A|1999-12-30|2001-07-06|박종섭|반도체 소자의 트렌치형 소자분리막 형성방법|
    US6391781B1|2000-01-06|2002-05-21|Oki Electric Industry Co., Ltd.|Method of making a semiconductor device|
    JP3492279B2|2000-03-21|2004-02-03|Ｎｅｃエレクトロニクス株式会社|素子分離領域の形成方法|
    KR100557943B1|2000-06-30|2006-03-10|주식회사 하이닉스반도체|플라즈마공정에 의한 에스티아이 공정의 특성개선방법|
    US20030181049A1|2002-03-25|2003-09-25|Weng-Hsing Huang|Method for improving reliability of STI|
    US7750389B2|2003-12-16|2010-07-06|Micron Technology, Inc.|NROM memory cell, memory array, related devices and methods|
    US20070212850A1|2002-09-19|2007-09-13|Applied Materials, Inc.|Gap-fill depositions in the formation of silicon containing dielectric materials|
    JP2004193585A|2002-11-29|2004-07-08|Fujitsu Ltd|半導体装置の製造方法と半導体装置|
    US7118987B2|2004-01-29|2006-10-10|Taiwan Semiconductor Manufacturing Co., Ltd.|Method of achieving improved STI gap fill with reduced stress|
    US7112513B2|2004-02-19|2006-09-26|Micron Technology, Inc.|Sub-micron space liner and densification process|
    KR101025731B1|2004-07-30|2011-04-04|주식회사 하이닉스반도체|라이너질화막을 포함하는 반도체소자의 소자분리막 및 그제조 방법|
    JP4947931B2|2004-08-12|2012-06-06|ルネサスエレクトロニクス株式会社|半導体装置|
    DE102004042459B3|2004-08-31|2006-02-09|Infineon Technologies Ag|Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis|
    KR100614655B1|2005-01-13|2006-08-22|삼성전자주식회사|반도체 장치의 소자분리막을 형성하는 방법|
    JP4074292B2|2005-01-17|2008-04-09|株式会社東芝|半導体装置及びその製造方法|
    TWI277178B|2005-06-07|2007-03-21|Promos Technologies Inc|Non-volatile memory and fabricating method thereof|
    US7238586B2|2005-07-21|2007-07-03|United Microelectronics Corp.|Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique|
    KR20070070967A|2005-12-29|2007-07-04|주식회사 하이닉스반도체|반도체 소자의 소자분리막 형성방법|
    JP2008098240A|2006-10-06|2008-04-24|Toshiba Corp|半導体装置およびその製造方法|
    JP2008103645A|2006-10-20|2008-05-01|Toshiba Corp|半導体装置の製造方法|
    US7541298B2|2007-01-10|2009-06-02|United Microelectronics Corp.|STI of a semiconductor device and fabrication method thereof|
    KR20090011947A|2007-07-27|2009-02-02|주식회사 하이닉스반도체|반도체 소자의 소자분리막 형성 방법|
    US20090072355A1|2007-09-17|2009-03-19|International Business Machines Corporation|Dual shallow trench isolation structure|
    WO2009045964A1|2007-10-01|2009-04-09|Applied Materials, Inc.|Low temperature conformal oxide formation and applications|
    JP2009099909A|2007-10-19|2009-05-07|Toshiba Corp|半導体装置の製造方法|
    US7943531B2|2007-10-22|2011-05-17|Applied Materials, Inc.|Methods for forming a silicon oxide layer over a substrate|
    JP2009111091A|2007-10-29|2009-05-21|Fujitsu Microelectronics Ltd|半導体装置の製造方法|
    KR101003494B1|2008-04-10|2010-12-30|주식회사 하이닉스반도체|메모리 소자의 소자분리 구조 및 형성 방법|
    JP2010153458A|2008-12-24|2010-07-08|Toshiba Corp|半導体装置の製造方法および半導体装置|
    JP2010263104A|2009-05-08|2010-11-18|Elpida Memory Inc|半導体装置及びその製造方法|
    JP2011014872A|2009-06-04|2011-01-20|Tokyo Electron Ltd|アモルファスカーボン膜の形成方法および形成装置|
    JP2010283145A|2009-06-04|2010-12-16|Sony Corp|固体撮像素子及びその製造方法、電子機器|
    JP5257328B2|2009-11-04|2013-08-07|東京エレクトロン株式会社|基板処理装置、基板処理方法及び記憶媒体|
    JP4967066B2|2010-04-27|2012-07-04|東京エレクトロン株式会社|アモルファスシリコン膜の成膜方法および成膜装置|
    JP2011243620A|2010-05-14|2011-12-01|Tokyo Electron Ltd|成膜方法および成膜装置|
    JP5490753B2|2010-07-29|2014-05-14|東京エレクトロン株式会社|トレンチの埋め込み方法および成膜システム|
    JP5617487B2|2010-09-28|2014-11-05|富士通セミコンダクター株式会社|半導体装置及びその製造方法|
    JP5675331B2|2010-12-27|2015-02-25|東京エレクトロン株式会社|トレンチの埋め込み方法|
    US8877602B2|2011-01-25|2014-11-04|Taiwan Semiconductor Manufacturing Company, Ltd.|Mechanisms of doping oxide for forming shallow trench isolation|
    JP2012248665A|2011-05-27|2012-12-13|Elpida Memory Inc|半導体デバイスの製造方法|JP5490753B2|2010-07-29|2014-05-14|東京エレクトロン株式会社|トレンチの埋め込み方法および成膜システム|
    JP5741382B2|2011-09-30|2015-07-01|東京エレクトロン株式会社|薄膜の形成方法及び成膜装置|
    JP5925673B2|2012-12-27|2016-05-25|東京エレクトロン株式会社|シリコン膜の成膜方法および成膜装置|
    JP5947710B2|2012-12-27|2016-07-06|東京エレクトロン株式会社|シード層の形成方法、シリコン膜の成膜方法および成膜装置|
    JP2015179729A|2014-03-19|2015-10-08|東京エレクトロン株式会社|シリコン酸化膜の形成方法およびその形成装置|
    KR20170006655A|2015-07-09|2017-01-18|삼성전자주식회사|소자 분리 구조의 형성 방법|
    KR20170075854A|2015-12-23|2017-07-04|에스케이하이닉스 주식회사|소자분리구조 및 그 제조 방법|
    KR20180085118A|2017-01-17|2018-07-26|삼성전자주식회사|반도체 소자 및 이의 제조 방법|
    CN109427808B|2017-08-30|2021-04-02|旺宏电子股份有限公司|半导体存储元件及其制造方法|
    US10354924B2|2017-08-30|2019-07-16|Macronix International Co., Ltd.|Semiconductor memory device and method of manufacturing the same|
    US10957543B2|2017-09-29|2021-03-23|Taiwan Semiconductor Manufacturing Co., Ltd.|Device and method of dielectric layer|
    US11120997B2|2018-08-31|2021-09-14|Taiwan Semiconductor Manufacturing Co., Ltd.|Surface treatment for etch tuning|
    KR20200137632A|2019-05-31|2020-12-09|삼성전자주식회사|트렌치 분리층을 갖는 반도체 소자 및 그 형성 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011183684A|JP5977002B2|2011-08-25|2011-08-25|トレンチの埋め込み方法および半導体集積回路装置の製造方法|
    [返回顶部]